L’annonce a été faite durant la conférence « investors day » du fabricant. Comme c’est le cas depuis des années maintenant, il exploite la technologie CMOS under Array (CuA), qui consiste pour rappel à mettre tous les circuits logiques nécessaires au fonctionnement sous les différentes strates de la mémoire.
Micron annonce une capacité de 1 Tb (128 Go) par puce, identique à la génération précédente, comme le rapporte TechPowerUp. « Mais promet une augmentation de la bande passante », ajoutent nos confrères.
Lors de sa présentation, le fabricant a donné quelques détails sur ces travaux. De la NAND avec 3xx (entre 300 et 399 couches) sont en cours. Concernant les 4xx couches, il n’est pour le moment question que des premiers stades de recherche.
