Si les premiers processeurs DDR5 arrivent avec Alder Lake chez Intel, c'est surtout dans les stations de travail et serveurs que cette nouvelle norme est attendue, tous les constructeurs se préparant à sauter le pas. Samsung communique beaucoup sur le sujet et en dit un peu plus sur ses plans en la matière.
« DDR5 is coming ». C'est le message de tout le secteur depuis la finalisation de la norme au JEDEC l'année dernière. Depuis, SK Hynix a annoncé ses premières barrettes, Kingston qu'il miserait sur l'overclocking, PNY qu'il viserait les joueurs avec sa gamme XLR8 à 4,8 GHz. Samsung a également fait plusieurs annonces.
Samsung multiplie les annonces autour de la DDR5
Outre son module Memory Expander exploitant CXL, l'entreprise a déjà évoqué par le passé sa volonté de grimper à des modules de 512 Go proposant un débit de 7,2 Gb/s sous 1,1V. Pour cela elle compte utiliser des puces avec 8 couches pour une épaisseur totale de 1 mm contre 4 couches et 1,2 mm pour sa DDR4.
Mais cela reste un objectif à long terme. Pour rappel, le JEDEC évoque un débit de 4,8 Gb/s au départ pour un débit à terme de 6,4 Gb/s, pas avant 2023 selon Micron, même si les constructeurs pourront décider d'aller au-delà.
Dans un communiqué qui vient d'être publié, Samsung confirme son objectif, précisant qu'il utilisera pour cela une finesse de gravure en 14 nm et la technologie Extreme UltraViolet (EUV).
Les procédés s'améliorent, les objectifs sont encore loin
Un procédé déjà utilisé pour de premières livraisons effectuées en mars, rappelle le constructeur. Mais il dit avoir désormais débuté la production de masse de sa DDR5, passant à 5 couches, une première selon ses dires.
De quoi réduire la consommation de ses puces de 20 %, augmentant d'autant la « productivité » des wafers, indique l'entreprise, qui ne livre aucun chiffre brut sur ces sujets. La production de puces destinées aux serveurs et autres datacenters est prévue dans un second temps, sans précision sur le calendrier pour le moment.
Samsung dit également vouloir renforcer sa densité pour produire des puces de 24 Gb (3 Go). On est ainsi encore loin des 16 Go par puce (8 couches) promis à long terme, devant permettre d'atteindre 512 Go par barrette.
