Alors que le marché des micro-processeurs est en pleine transformation, promettant de bouleverser certains équilibres, de nombreux acteurs européens cherchent à tirer leur épingle du jeu. Notamment dans le domaine des supercalculateurs, avec l'European Processor Initiative (EPI), IA comprise.
Depuis quelques années maintenant, l'European Processor Initiative (EPI) vise à imaginer et produire d'ici 2023 un processeur haute performance (Exascale), avec un bon niveau d'efficacité énergétique, conçu par des sociétés européennes. Elle embarque 28 partenaires issus de 10 pays européens, dont Atos, le CEA, STMicro ou encore Kalray.
Un processeur Exascale européen, impliquant de nombreux français
Ils développent pour cela différentes technologies autour d'une plateforme commune (Common Platform, CP), un réseau maillé 2D (Network-on-Chip, NoC) assurant le lien entre différents éléments de calcul (tuiles, tiles), dont un CPU avec des unités de calculs flottants, mais aussi divers accélérateurs. Dans les briques techniques utilisées, on retrouve des architectures ouvertes comme RISC-V, de l'ARM, le MPPA de Kalray ou encore du eFPGA de Menta.
Récemment, l'équipe faisait le point sur l'avancement du projet après deux ans de travaux, évoquant notamment la mise en place des éléments nécessaires pour la couche logicielle comme un compilateur adapté aux besoins de l'EPI, le système d'exploitation, mais aussi de premiers éléments fonctionnels. Certaines briques commencent à être détaillées, comme celle en charge de la cryptographie ou l'IA (via les posits).
Au début du mois, on apprenait que la puce de test EPAC 1.0 (European Processor Accelerators), avait été fabriquée (tape-out). Elle mesure 25 mm² et est construite autour de l'architecture RISC-V qui permet une conception ouverte et l'intégration d'éléments hétérogènes. Pour cet essai, il y avait quatre « micro-tiles » pour du traitement vectoriel (VPU) composé d'un cœur Avispado RISC-V de SemiDynamics et d'une unité vectorielle conçue par le Barcelona Supercomputing Center et l'université de Zagreb. Mais aussi deux accélérateurs Stencil et Tensor (STX) de Fraunhofer IIS, ITM et ETH Zürich et un Variable Precision Processor (VRP) du CEA LIST.
Le tout est relié par un réseau interne à la puce (SerDes) d'EXTOLL à plus de 200 Gb/s. La fabrication a été confiée à GlobalFoundries, avec leur process 22 nm FD-SOI (22FDX), l'efficacité énergétique de l'ensemble n'étant pas le but premier de ce test. La puce devant être analysée afin de vérifier son bon fonctionnement via une carte dotée d'un module FPGA conçue par Forth, E4 et l'université de Zagreb.
L'étape suivante est déjà connue : passer à une conception en chiplets avec des modules gravés en 12 nm.
Un partenariat entre Graphcore et SiPearl
Mais entre temps, une autre annonce est tombée. La société franco-allemande SiPearl, qui a été créée afin de prendre en charge de l'implémentation concrète de l'EPI, vient d'annoncer un partenariat avec l'anglais Graphcore.
Cette société produit un processeur spécialisé dans les calculs liés à l'intelligence artificielle, nommé Intelligence Processing Unit (IPU). « Ce partenariat a pour objectif de répondre aux futurs besoins d’innovation de leurs clients finaux pour la simulation et la prédiction indispensables dans des domaines aussi critiques que la météorologie, la climatologie, l’épidémiologie ou la gestion de l’énergie », précise le communiqué.
« Aux termes de cet accord, les deux sociétés européennes vont développer des solutions matérielles et logicielles pré-intégrées inédites qui combineront la puissance, la rapidité et l’efficacité énergétique de leurs technologies respectives. [Elles] ouvriront la possibilité aux développeurs et utilisateurs de concevoir de nouvelles générations de flux de données et de tâches applicatives plus performantes et simples à programmer et utiliser ».
Il n'est pas précisé s'il sera possible d'intégrer l'IPU sous la forme de tuiles, d'un accélérateur comme il en existera d'autres au sein de l'EPI, ou s'il est surtout question de faire travailler les deux solutions ensemble. Pour rappel, SiPearl était également mentionné comme l'un des partenaires d'ARM concernant l'utilisation de l'architecture Neoverse N1. L'entreprise recrute d'ailleurs, cherchant une dizaine d'ingénieurs en France et en Allemagne.
Le schéma technique du Colossus MK2 GC200 de Graphcore
