3D V-Cache : AMD dévoile sa solution pour des performances CPU encore meilleures dans les jeux

3D V-Cache : AMD dévoile sa solution pour des performances CPU encore meilleures dans les jeux

Paré pour Zen 4 ?

Avatar de l'auteur
David Legrand

Publié dans

Hardware

01/06/2021 3 minutes
18

3D V-Cache : AMD dévoile sa solution pour des performances CPU encore meilleures dans les jeux

Vous pensiez que le cache L3 intégré aux processeurs Zen 3 était imposant ? Attendez de découvrir ce que permet le 3D V-Cache, qui consiste à en ajouter par-dessus le die d'une puce. De quoi gagner de la place pour les éléments dédiés au calcul et maximiser les performances. À quel prix ?

« Chez AMD, on n'a pas de CPU à plus de 5 GHz, mais on a des idées ». Voici en substance le message adressé par Lisa Su à la fin de sa conférence du Computex 2021. Elle a en effet évoqué la prochaine solution de packaging actuellement développée par la société et qui devrait être mis en production « d'ici la fin de l'année ».

Notre dossier sur AMD au Computex 2021 :

Du cache par-dessus le die du CPU

On ne sait pas encore au sein de quel produit, mais une démonstration a été faite sur la génération actuelle de processeurs Ryzen, avec 64 Mo de cache L3 intégrés via un die spécifique, superposé sur celui du CPU (stacking 3D). Un bus d'interconnexion dédié est utilisé pour la communication (Through Silicon Vias, TSVs).

Son débit n'a pas été précisé, mais AMD dit que cette solution est la plus efficace dont elle dispose à date en termes de densité et d'efficacité énergétique. Lisa Su a précisé que l'apparence physique finale d'un die, et donc du processeur, est identique. Les performances dans les jeux d'un 5900X seraient, elles, bien plus élevées.

Elles seraient ainsi multipliées par 1,04x dans le pire des cas, 1,25x dans le meilleur, avec une moyenne à +15 %. Les conditions techniques n'ont néanmoins pas été précisées : GPU, définition, niveau de qualité graphique, etc.

AMD 3D V-CacheAMD 3D V-Cache

Du cache, toujours plus de cache

Cette solution s'inscrit dans un mouvement assez large chez AMD qui consiste à miser sur l'intégration de caches de plus en plus large au sein de ses architectures afin de booster les performances. Cela a notamment été le cas de Zen au fil de son évolution, surtout avec Zen 3. RDNA 2 doit également beaucoup à son Infinity Cache.

Ce 3D V-Cache pourrait être l'une des armes utilisées par la société pour donner un coup de fouet à ses prochaines puces sans avoir à aller chercher des évolutions lourdes au niveau de l'architecture et son IPC. Cela peut aussi lui permettre d'avoir plus de cœurs au sein d'une même surface, le cache L3 étant alors superposé.

Reste une question qui n'a pas été évoquée par AMD : le coût d'une telle solution et son impact sur le prix final des produits. On attend également de voir si cela aura un intérêt pour des applications professionnelles où la puissance de calcul du CPU prime avant tout. Et là, un cache plus élevé ne pourra pas toujours sauver la mise.

  • AMD 3D V-Cache
  • AMD 3D V-Cache
  • AMD 3D V-Cache
  • AMD 3D V-Cache

Écrit par David Legrand

Tiens, en parlant de ça :

Sommaire de l'article

Introduction

Du cache par-dessus le die du CPU

Du cache, toujours plus de cache

Fermer

Commentaires (18)


Il joue a cache cache ?!


Pourquoi le cache sur la puce que tient Lisa Su est sur un seul chiplet et pas les deux ?



(reply:57439:flamme-demon)




:bravo:


Il y a un chiplet où il est exposé (pour montrer le résultat) et pas l’autre (pour montrer que physiquement rien ne change).



Non, on applaudit pas ce genre de choses ! :D


Comment ce passe l’évacuation de la chaleur du cpu ? Elle traverse le cache, non ?


Rien avoir avec le stepping de zen 3 ?



(reply:57451:Scivolema) d’après le schéma les coeurs ne sont pas recouverts par le cache, ils ajoutent du silicium “vide” pour mettre le tout à la même hauteur et faire contact avec le shield. On peut peut-être s’attendre à une très légère hausse des températures des cores je crains oui.



Non pas tant que ça, le silicium est déjà un très bon conducteur thermique.



(reply:57452:Sgt Tagazou)




Rien. Voir ici.


De toutes façons si l’objectif c’est de réduire la densité 2D par la 3D, tu auras un même TDP sur moins de surface, donc mécaniquement… :D C’est pas pour rien qu’Intel a commencé avec Lakefield sur sa technologie de stacking 3D :transpi:


Pourquoi ne pas faire l’inverse, mettre le cache d’abord et le CCD au-dessus ?


Aucune idée ils n’ont pas détaillé. Mais s’ils le font, ils doivent sans doute avoir une raison ;) (sans doute pour faciliter les interconnexion du cache sur le CPU plutôt que l’inverse)


Je suppose bêtement que c’est pour les connexions aux PINs du socket (et/ou autres interconnexions).



C’est pareil pour la RAM des SoC, quand c’est stacké, c’est par le dessus en général.


Disons que in fine c’est le CPU qui sera à relier au socket, donc ça parait logique qu’il soit en bas. Mais n’ayant pas tous les détails, difficile d’en juger :chinois:


Oui effectivement ça parait plus simple de mettre le CPU en bas


bonjour,




manus a dit:


Je suppose bêtement que c’est pour les connexions aux PINs du socket (et/ou autres interconnexions).



C’est pareil pour la RAM des SoC, quand c’est stacké, c’est par le dessus en général.




je suppose aussi que cela doit être la principale raison , puis le cache qui serait traversé par les pins ça semble pas top comme solution…


La techno qu’utilise AMD est la TSMC SoIC et TSMC indiquent qu’ils peuvent empiler jusqu’à 12 puces de mémoire les unes sur les autres, pour l’instant AMD se contente d’une seule puce mémoire empilée.


Oui, parce qu’ils empilent sur un CPU, avec un petit détail à prendre en compte : le TDP et le besoin de le dissiper :D