Intel SDSi : sur Sapphire Rapids, même les fonctionnalités seront modulaires

Intel SDSi : sur Sapphire Rapids, même les fonctionnalités seront modulaires

Et bientôt le contrôleur qui va avec ?

Avatar de l'auteur
David Legrand

Publié dans

Hardware

30/11/2021 4 minutes
9

Intel SDSi : sur Sapphire Rapids, même les fonctionnalités seront modulaires

Cela fait des années qu'Intel travaille à la modularité de ses architectures de CPU, multipliant les fonctionnalités à y intégrer ou non selon les marchés visés, parfois avec des références spécifiques. Avec son Software Defined Silicon (SDSi), l'entreprise veut se simplifier la vie et mise sur une activation logicielle.

La segmentation des processeurs se fait en général selon les marchés, parfois avec des architectures spécifiques, des fonctionnalités actives ou non, etc. Tous les constructeurs ont recourt à ces mécaniques pour diversifier leurs prix.

Fonctionnalités des CPU : un besoin similaire, des approches différentes

Chez AMD, un même die sert par exemple pour les Ryzen grand public, les modèles « Pro » avec AMD Secure actif, les stations de travail (Threadripper), les serveurs (EPYC). D'autres puces permettent de s'adresser plus spécifiquement à des offres avec partie graphique intégrée (APU) pour des PC ou des solutions embarquées (Ryzen V). 

Chez Intel, c'est un peu la même chose avec les processeurs destinés à la basse consommation, au mobile, aux offres pour PC et stations de travail et serveurs. Ici, on trouve également des fonctionnalités spécifiques présentes ou non selon les cas et les besoins, de vPro à QAT dans le domaine du réseau en passant par AVX/DL Boost, etc. 

Pour sa prochaine gamme de serveurs, AMD a fait son choix : elle va diversifier ses cœurs : Zen 4 pour la performance, Zen 4c pour la densité. Une version allégée mais pouvant grimper à 128 cœurs par socket. Chez Intel, l'approche à venir pour Sapphire Rapids est différente, la puce étant modulaire, avec un maximum de 56 cœurs (sur quatre tuiles).

Il en existera différentes déclinaisons physiques, dont certaines déjà officialisées, comme celles avec de la mémoire HBM2e au sein du packaging. Restait la question des besoins spécifiques exprimés par certains clients. Intel propose par exemple déjà des références de ses processeurs avec une gestion plus malléable de la fréquence (Speed Select), propose d'activer ou non des fonctions RAID (VROC), des sujets sur lesquels l'entreprise veut rationaliser.

SDSi arrive chez Intel, un processeur à la demande

Elle travaille ainsi depuis un moment sur un projet qui vient d'être repéré et dévoilé par Phoronix : Software Defined Silicon (SDSi). Il s'agit pour le constructeur de proposer des références uniques qui pourront accéder ou non à certaines fonctionnalités selon les besoins, avec une activation logicielle. Une stratégie qui avait un temps été tentée, puis vite oubliée, sur l'offre grand public où l'on pouvait transformer des Celeron en Pentium par exemple.

Ainsi, un CSP pourra décider dans certains cas d’acheter des processeurs avec une fonctionnalité comme Quick Assist (QAT) mais ne l'activer que dans un second temps, selon ses besoins. Une stratégie qui pose question, mais sur laquelle on a encore peu de réponses : est-ce que la licence se paiera de manière unique, est-ce qu'une fois qu'elle sera activée sur un processeur il sera possible de revenir en arrière et de l'utiliser sur un autre, etc. On attend aussi de voir quel sera l'effet sur l'organisation de la gamme et sur la tarification finale des puces.

Pour le moment, nous n'avons pas eu de réponse claire à ces sujets de la part des partenaires de l'entreprise que nous avons pu interroger. En tout état de cause, cela devrait être lancé avec la prochaine génération de puces Xeon, Sapphire Rapids. On pourra alors découvrir la forme que cela prend en pratique.

Écrit par David Legrand

Tiens, en parlant de ça :

Sommaire de l'article

Introduction

Fonctionnalités des CPU : un besoin similaire, des approches différentes

SDSi arrive chez Intel, un processeur à la demande

Commentaires (9)


Si il n’y a pas de “niveau” avec une gamme de produit qui inclus les features de la gamme d’au dessous, le support software sera minimaliste !



Qui se souvient du merdier autour de SSE, avant que AMD décide d’utiliser SSE2 pour l’AMD64 ? Une fois ce choix fait, on a vu l’arrivé de l’autovectorisation dans GCC.



Intel avait aussi économisé 3 centimes en oubliant le mode 64 bits sur “ses atoms”. Cela a fait perdre 3 ans au déploiement du 64 bits. Qu’un module existe en version normal et en version rapide est compréhensible. Qu’il existe 50 combinaisons différentes rend le support logiciel très complexe.


On ne parle pas ici de fonctionnalités généralistes (comme les jeux d’instructions) mais spécifiques à certains marchés (où Intel propose en général l’implémentation open source, comme QAT). Comme évoqué ici, tous les constructeurs font ça ici c’est juste le mode d’activation qui change.


Du coup, des CPUs avec des DLCs ?


C’est déjà le cas (via VROC notamment). La question c’est surtout de savoir quel impact ça aura sur la grille tarifaire et la multiplication des SKU (parce que l’idée de fond semble être de les réduire en permettant plutôt d’adapter aux besoins via SDSi, mais je suis méfiant de l’imagination d’Intel en la matière :D). Mais aussi quelle flexibilité ça aura en pratique (adaptation de l’infra à la demande).


Ca va faire la joie des pirates en tous cas ce genre de principe.



Comme pour les fréquences GPU bridées artificiellement à certaines époques…


Tout dépendra de l’implémentation, mais vu le marché auquel ça s’adresse, je doute que la tentation des abus soit le premier sujet


Blague à part, est-ce que ça voudrait pas dire aussi que la qualité de gravure chez Intel est vachement bonne ?

Je veux dire, usuellement, la segmentation de marché permet de refiler des puces qui ont une partie mal gravée désactivée. Mais si là, “l’ensemble” des puces peuvent avoir “l’ensemble” des features, ça pourrait vouloir dire que la segmentation par qualité n’est plus nécessaire.



Je doute que mon analyse soit la bonne, hein, mais ça pourrait être intéressant si c’était le cas :)


Le souci est plutôt à l’échelle d’un cœur entier que pour telle ou telle micro fonctionnalité à activer ou pas, notamment sur SPR tu as déjà des éléments de designs conçu pour prendre en compte le yield.



Cqoicebordel a dit:


Blague à part, est-ce que ça voudrait pas dire aussi que la qualité de gravure chez Intel est vachement bonne ?

Je veux dire, usuellement, la segmentation de marché permet de refiler des puces qui ont une partie mal gravée désactivée. Mais si là, “l’ensemble” des puces peuvent avoir “l’ensemble” des features, ça pourrait vouloir dire que la segmentation par qualité n’est plus nécessaire.



Je doute que mon analyse soit la bonne, hein, mais ça pourrait être intéressant si c’était le cas :)




Il me semble que c’est surtout le cas en début de process, rapidement les yields baissent et il n’ya quasiment plus de déchets. Ça coïncidait en général avec les révisions plus petites qui ne contiennent plus de parties désactivées.
L’unique intérêt et de pouvoir produire (ou commander ?) des batchs énormes sans temps mort à changer de modèle.