La DDR5 selon Samsung : 14 nm EUV, 24 Gb par puce et jusqu'à 7,2 Gb/s (un jour)

La DDR5 selon Samsung : 14 nm EUV, 24 Gb par puce et jusqu’à 7,2 Gb/s (un jour)

Product better, expect higher

Avatar de l'auteur
David Legrand

Publié dans

Hardware

13/10/2021 2 minutes
8

La DDR5 selon Samsung : 14 nm EUV, 24 Gb par puce et jusqu'à 7,2 Gb/s (un jour)

Si les premiers processeurs DDR5 arrivent avec Alder Lake chez Intel, c'est surtout dans les stations de travail et serveurs que cette nouvelle norme est attendue, tous les constructeurs se préparant à sauter le pas. Samsung communique beaucoup sur le sujet et en dit un peu plus sur ses plans en la matière.

« DDR5 is coming ». C'est le message de tout le secteur depuis la finalisation de la norme au JEDEC l'année dernière. Depuis, SK Hynix a annoncé ses premières barrettes, Kingston qu'il miserait sur l'overclocking, PNY qu'il viserait les joueurs avec sa gamme XLR8 à 4,8 GHz. Samsung a également fait plusieurs annonces.

Samsung multiplie les annonces autour de la DDR5

Outre son module Memory Expander exploitant CXL, l'entreprise a déjà évoqué par le passé sa volonté de grimper à des modules de 512 Go proposant un débit de 7,2 Gb/s sous 1,1V. Pour cela elle compte utiliser des puces avec 8 couches pour une épaisseur totale de 1 mm contre 4 couches et 1,2 mm pour sa DDR4. 

Mais cela reste un objectif à long terme. Pour rappel, le JEDEC évoque un débit de 4,8 Gb/s au départ pour un débit à terme de 6,4 Gb/s, pas avant 2023 selon Micron, même si les constructeurs pourront décider d'aller au-delà.

Dans un communiqué qui vient d'être publié, Samsung confirme son objectif, précisant qu'il utilisera pour cela une finesse de gravure en 14 nm et la technologie Extreme UltraViolet (EUV).

Samsung DDR5Samsung DDR5

Les procédés s'améliorent, les objectifs sont encore loin

Un procédé déjà utilisé pour de premières livraisons effectuées en mars, rappelle le constructeur. Mais il dit avoir désormais débuté la production de masse de sa DDR5, passant à 5 couches, une première selon ses dires.

De quoi réduire la consommation de ses puces de 20 %, augmentant d'autant la « productivité » des wafers, indique l'entreprise, qui ne livre aucun chiffre brut sur ces sujets. La production de puces destinées aux serveurs et autres datacenters est prévue dans un second temps, sans précision sur le calendrier pour le moment. 

Samsung dit également vouloir renforcer sa densité pour produire des puces de 24 Gb (3 Go). On est ainsi encore loin des 16 Go par puce (8 couches) promis à long terme, devant permettre d'atteindre 512 Go par barrette. 

Samsung DDR5

Écrit par David Legrand

Tiens, en parlant de ça :

Sommaire de l'article

Introduction

Samsung multiplie les annonces autour de la DDR5

Les procédés s'améliorent, les objectifs sont encore loin

Le brief de ce matin n'est pas encore là

Partez acheter vos croissants
Et faites chauffer votre bouilloire,
Le brief arrive dans un instant,
Tout frais du matin, gardez espoir.

Fermer

Commentaires (8)


bonjour,
je crois qu’il y a une petite erreur d’unité dans cet extrait de phrase : “des puces avec 8 couches séparées de 1 mm contre 4 couches séparées de 1,2 mm”. Si on considère l’épaisseur de chaque couche assez faible (<<1mm), cela nous amène dans un cas à des puces d’épaisseur ~7mm (futur) et dans l’autre ~ 4mm (actuel) sans compter l’épaisseur du packaging. Je ne crois pas que l’épaisseur actuelle de puces de mémoire soit aussi élevée : sans utiliser un palmer, je pense qu’on est ~1 à 2mm d’épais. Sincèrement


Il n’y a que moi qui trouve les débits extrêmement faibles? Genre, les SSD vont aussi vite…?
Bien sûr, la mémoire vive n’a pas le même objectif, elle n’a pas de problème d’usure à cause de l’écriture, mais quand on voit des Optane avec 100 DWPD (Drive Writes per Day) de 4To…


512 GO par barrette j’ai relu deux fois pour m’assurer qu’il n’y avait pas d’erreur d’unité :eeek2:



Voilà qui va encore encourager les devs à ne rien optimiser en termes d’accès aux données et de structuration des BDD :langue: :mdr2: :8


Oui my bad c’était l’épaisseur totale (du bas du PCB à la partie haute de la puce


La mémoire ça marche par 8 canaux maintenant. Les SSD c’est déjà du massivement multi-canal pour atteindre les débits annoncés (sans toujours vraiment les tenir). Pour info un Threadripper Pro c’est 135 Go/s de BP en DDR4, avec une lacente de quelques dizaines de ns. Va faire ça avec un SSD :D




yvan a dit:


512 GO par barrette j’ai relu deux fois pour m’assurer qu’il n’y avait pas d’erreur d’unité :eeek2:



Voilà qui va encore encourager les devs à ne rien optimiser en termes d’accès aux données et de structuration des BDD :langue: :mdr2: :8




Un mauvais développeur trouvera toujours une excuse. Mais quand tu dois mettre plusieurs To de données en RAM pour les traiter, 512 Go par barrette c’est utile. Il n’y a pas que le poste client, Electron et les navigateurs dans la vie ;) Et ces derniers consomment beaucoup notamment du fait de l’isolation des processus mise en place pour des questions de sécurité.


Les optanes sont données pour 3000Mbps dès aujourd’hui donc a priori la DDR5 est déjà au delà. Pas démentiellement mais c’est déjà bien plus.


Il y a une chose que je ne comprends pas.



Les SSD d’aujourd’hui atteignent parfois les 7 Gbps. Même si je sais que le temps d’accès de la RAM reste son principal point fort, ça me paraît dingue de penser que la RAM n’est pas plus rapide qu’un simple SSD ?



Ou alors j’ai mal compris un truc (je ne trouve rien en cherchant sur internet)


Relire le commentaire #5