Toshiba affirme aujourd'hui être capable de fabriquer de la mémoire flash NAND encore plus dense sans changer significativement de procédé de fabrication. L'idée consiste à organiser les cellules de mémoire sur trois dimensions pour obtenir une plus grande densité de stockage, sans avoir à bouleverser les méthodes de production.
Toshiba insiste : l'avantage réel de sa trouvaille n'est pas l'empilement de puces-mémoires ni la structure en 3D, mais plutôt le renouvellement des techniques d'empilement des couches successives de mémoire. Chaque couche est d'abord disposée verticalement puis empilée horizontalement.
Actuellement, ces couches de mémoire sont empilées en tant que plusieurs étages en deux dimensions. Toshiba affirme que cette solution augmente la durée et la complexité du procédé de fabrication, contrairement à sa nouvelle méthode.
De plus, le procédé de Toshiba permet de réduire encore la surface de la puce, car les interconnexions sont groupées verticalement dans des « piliers » de silicium traversant directement les couches successives de mémoire, formant alors de nouvelles cellules de mémoire flash NAND.
Toshiba affirme ainsi obtenir sur 32 couches une intégration dix fois supérieure à celle d'une puce actuelle.
Toshiba insiste : l'avantage réel de sa trouvaille n'est pas l'empilement de puces-mémoires ni la structure en 3D, mais plutôt le renouvellement des techniques d'empilement des couches successives de mémoire. Chaque couche est d'abord disposée verticalement puis empilée horizontalement.
Actuellement, ces couches de mémoire sont empilées en tant que plusieurs étages en deux dimensions. Toshiba affirme que cette solution augmente la durée et la complexité du procédé de fabrication, contrairement à sa nouvelle méthode.
De plus, le procédé de Toshiba permet de réduire encore la surface de la puce, car les interconnexions sont groupées verticalement dans des « piliers » de silicium traversant directement les couches successives de mémoire, formant alors de nouvelles cellules de mémoire flash NAND.
Toshiba affirme ainsi obtenir sur 32 couches une intégration dix fois supérieure à celle d'une puce actuelle.
