S'identifier / Créer un compte
  • Actualités
  • Dossiers
  • Tests
  • Commentaires
  • INpactiens
Publicité

Tout savoir sur les nouveaux Ivy Bridge d'Intel

David Legrand le 23 avril 2012
Mais à quoi peuvent donc bien servir tous ces transistors supplémentaires ? Comme nous le disions plus tôt, Ivy Bridge est un « Tick », il ne faut donc pas s'attendre à des miracles d'innovation, le but étant surtout de passer à un nouveau process de fabrication dans les meilleures conditions possibles. On retrouvera donc en majorité les améliorations de la génération Sandy Bridge que nous avions étudiées au sein de ce dossier.

De nouvelles instructions, et une efficacité revue à la hausse

Pour autant, Intel n'a pas souhaité se reposer sur ses lauriers et a apporté de nombreuses petites touches çà et là. On trouve tout d'abord des modifications dans les jeux d'instructions et dans la gestion de la sécurité, ce qui intéressera surtout les développeurs.

Ivy Bridge Slides LondonIvy Bridge Slides London

Ils pourront ainsi convertir un groupe de quatre flottants sur 16 bits compressé en groupe de quatre flottants sur 32 bits (simple précision) et inversement (VCVTPH2PS / VCVTPS2PH), des instructions qui arriveront dans les prochaines générations de processeurs AMD (Coeurs Piledriver).

Ivy Bridge Slides LondonIvy Bridge Slides London

On notera aussi le support de l'instruction CR4.RDWRGSFS qui permet un accès aux registres FS/GS depuis du code utilisateur. Celle-ci doit néanmoins être gérée par le système d'exploitation pour être exploitée. Les instructions MOVSB et STOSB ont aussi été spécifiquement améliorées, pour rendre plus efficaces les opérations de déplacement ou d'enregistrement de blocs de données afin d'éviter les optimisations spécifiques à l'architecture.

Intel précise néanmoins que dans certains cas, notamment lorsque la taille du bloc est connue au moment de la compilation et que celle-ci n'excède pas 64 bytes, ce ne sera pas toujours la meilleure solution.

Ivy Bridge Slides LondonIvy Bridge Slides London

Mais bien d'autres améliorations sont de la partie au niveau du pipeline, du prefetcher, de la gestion des canaux mémoire, du cache, de l'amélioration de la performance de certaines instructions (Shift / Rotate) ou de certains registres qui sont revus à la hausse (split load).

Au final, on obtient tout de même des performances de 5 à 10 % avec un Core i7 3770K par rapport à un 2600K en moyenne, malgré un gain de 100 MHz seulement, sur notre protocole, avec quelques cas plus INtéressants. Cela ne change néanmoins pas grandement la donne, mais nous reviendrons bientôt sur ces chiffres plus en détails.

Secure Key et OS Guard : la sécurité toujours au coeur de la stratégie d'Intel

On note aussi l'arrivée du DRNG (Digital Random Number Generator) et de son instruction RDRAND qui renvoie tout simplement un nombre aléatoire sur 16, 32 ou 64 bits. Une fonctionnalité qui est bien plus complexe qu'il ne peut y paraître. Ce chiffre étant plus souvent utilisé pour le chiffrement et la protection de données, il doit respecter de nombreuses conditions : ne pas pouvoir être prédit, être équiprobable, être généré rapidement... Une qualité et une efficacité qui n'est pas toujours simple à trouver dans la pratique.

Ivy Bridge Slides London

Ici, Intel veut donc simplifier la vie des développeurs en leur donnant une source de nombres aléatoires fiables avec une entropie maximale via cette solution matérielle. Elle est d'ailleurs compatible avec plusieurs standards exploités par le gouvernement américain : l'ANSI X9.82, le SP 800-90A du NIST (National Institue of Standards and Technology) et le FIPS 140 2-3 de niveau 2.

Vous retrouverez plus de détails dans cet article publié sur le site d'Intel. Reste à savoir si cette technologie, qui sera connue commercialement dans la pratique sous le nom de Secure Key, sera réellement exploitée par des applications grand public, en fonctionnant de pair avec IPT par exemple, qui est déjà exploitée par Steam pour sa fonctionnalité Steam Guard ou par des sites comme eBay, Paypal...

Ivy Bridge Slides London

Intel semble aussi décidé à nous protéger contre les attaques par élévation de privilège et met en place son SMEP (Supervisory Mode Execute Protection) qui sera connu commercialement sous le nom d'OS Guard. Cette solution permet de limiter l'exécution de certaines instructions lorsque le CPL (Current Privilege Level) est inférieur à 3. Elle fonctionne aussi bien en 32 bits qu'en 64 bits, mais doit être implémentée par le système d'exploitation. Ce n'est pas le cas de Windows 7, mais Windows 8 pourrait être concerné. Sous Linux, le noyau a déjà connu quelques patchs permettant un tel support.

CPL Privilege Ring 
Crédit : Wikipédia

Une solution qui est sans doute la bienvenue, mais qui n'est pas la panacée, puisque comme certains l'ont déjà soulevé, des contournements devraient être possible.